噪声容限

在前一级输出为最坏的情况下，为保证后一级正常工作，所允许的最大噪声幅度

噪声容限（英语：Noise Margin）是指在前一级输出为最坏的情况下，为保证后一级正常工作，所允许的最大噪声幅度。在数字电路中，一般常以“1”态下（上）限噪声容限和“0”态上（下）限噪声容限中的最小值来表示电路（或元件）的噪声容限。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。

基本概述

高电平噪声容限=最小输出高电平电压-最小输入高电平电压

低电平噪声容限=最大输入低电平电压-最大输出低电平电压

噪声容限=min{高电平噪声容限，低电平噪声容限}

举例

一条数字电路中的电压也许被设计在0.0和1.2v之间变化，任何在0.5v以下的电压被认为是逻辑‘0’，而任何在0.7v之上的电压被认为是逻辑1。然后0的噪声容限是电压值在0.5v以下的信号，并且‘1’的噪声容限是电压值在0.7v以上的信号。通俗点讲就是，整个电路所容许的噪声极限。

TTL 电路额定高电平和低电平分别是2.4v和0.4v，最小可识别电平（即临界可识别电平）是2v和0.8v。即系统本身高电平识别是2.4v，但若一个信号受噪声叠加后呈现是2v的电压，此时也可识别为高电平；低电平额定识别是0.4v，若一个信号受噪声叠加后呈现0.8v的电压时，也可以识别出是低电平。TTL的高低电平的噪声容限都是0.4v，这说明叠加在信号电平上的容许的噪声摆幅/抖动在小于0.4v时，是对逻辑的正确识别没有影响的，噪声容限就是容许的叠加在信号电平上的噪声幅值裕度，在噪声容限之内的噪声信号是可以容许的，不影响正确识别。噪声容限是 0.4v，就是说可以容许信号电平上有叠加上小于0.4v裕度的噪声。在这种情况下噪声容限没有被测量作为绝对电压，没有比率。 CMOS芯片的噪声容限比TTL通常大，因为VOH是离电源电压较近，并且最小值是离零较近。

在通信系统工程学，噪声容限是信号超出极小的可接受的数额的比率。它在分贝耳通常被测量。

静态噪声容限

静态噪声容限SNM（Static Noise Margin）是指存储单元所能承受的最大直流噪声信号的幅值。若超过这个值，存储结点的状态会发生错误翻转 [4]。它是衡量存储单元抗干扰能力的一个重要参数。

NPS-HMI模件母板信号噪声容限分析

概述

保护装置母板传输的数字信号在工作时会受到各种干扰和噪声的影响。只有使这些并非所需要的干扰和噪声信号小于数字系统所能承受的容限，才能保证系统的正常工作。当干扰大于数字系统所能承受的容限时，则危害系统的正常工作。与模拟电路的干扰只影响其量值和线性不同，数字系统受干扰后会产生误动作，在运行时会产生严重的后果。随着现代数字电路工作频率越来越高，工作电压越来越低，使得数字电路动作能量小、翻转速度快、信号电平低，所以外部干扰容易影响其正常工作，这就需要更加重视对系统数字电路干扰与噪声产生的原因及其危害性的分析与研究，提出更完善的防治干扰与噪声的措施，保证系统达到应有的性能和可靠的工作。

3种描述数字电路抗噪声能力的噪声容限

1)直流噪声容限这是一个静态参数，可以根据器件说明书所给出的4个极限参数，即高电平输入电压，低电平输入电压，高电平输出电压，低电平输出电压来求得输入为低电平和输入为高电平的直流噪声容限。公式如下：

数字电路的直流噪声容限与环境温度、电源电压有着很密切的关系。

2）交流噪声容限又称为动态噪声容限。它与数字电路的反应速度有关，工作速度高的集成电路，其交流噪声容限小，与直流噪声容限值相接近。如电路本身反应速度慢，那么对于窄脉冲的快速干扰电压就来不及反应，因而其容限值增大。所以交流噪声容限通常比直流噪声容限大。按理交流噪声容限更能科学地反映电路在实际工作条件下的抗干扰能力，但交流噪声容限测量困难，且与施加的干扰波形有关。所以往往采用直流噪声容限值来衡量总体抗干扰能力，以求安全性更好。板间传输的信号，采用低速电路，会有更好的抗干扰性能。

3)能量噪声容限ENI(EnergyNoiseImmunity) 即是在电路保持正常工作状态下，电路所能承受的噪声能量，其量纲为纳焦耳nJ。单用直流噪声容限不能全面地反映电路的抗干扰性能。能量噪声容限这一概念指出：电路受噪声干扰而发生误动作，不仅需要有超过电路阈值的噪声电压幅值，而且还要具有使电路能产生干扰效应（如误触发、翻转等）的能量。它与器件的阈值电压、传输延迟时间及驱动侧器件的输出阻抗有关。能量噪声容限定义为：

其中,是电路的阈值电压，是电路的传输延迟时间，是电路的输出阻抗.

全国各地天气预报查询

上海市

云南省

云南省

云南省

云南省