电子设计自动化

集成电路设计方式

电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。

概况

EDA涵盖了电子设计、仿真、验证、制造全过程的所有技术，诸如：系统设计与仿真，电路设计与仿真，印制电路板（PCB）设计与校验，集成电路（IC）版图设计、验证和测试，数字逻辑电路设计，模拟电路设计，数模混合设计，嵌入式系统设计，软硬件协同设计，芯片上系统（SoC）设计，可编程逻辑器件（PLD）和可编程系统芯片（SOPC）设计，专用集成电路（ASIC）和专用标准产品（ASSP）设计技术等。高级硬件描述语言和IP芯核被广泛采用，使得电子设计方式以及电子系统的概念发生了根本性的改变。

IP是集成电路知识产权模块的简称，可以定义为“经过预先设计、预先验证，具有相对独立功能，可以重复使用在SoC和复杂ASIC中的电路模块”。按照其在设计流程中的位置，IP可分为三种：软核IP、固核IP和硬核IP。

软核IP是用可综合硬件描述语言描述的RTL级电路功能块，不涉及用与什么工艺相关的电路和电路元件实现这些描述。软核IP的设计周期短，设计投入少，由于不涉及物理实现，为后续设计留有很大的发挥空间；但同时也会有一定比例的后续工序无法适应软核IP设计，从而造成一定程度的软核IP修正，在性能上有较大的不可预知性。另外，软核IP在使用时需要冒相当大的知识产权保护风险。

硬核IP是经过布局、布线并针对某一特定工艺库优化过的网表或是物理级版图。硬核IP在功耗、尺寸等方面都做了充分的优化，有着很好的可预知性，但对工艺的依赖性使得其灵活性和可移植性都较差。

固核IP是已经基于一般工艺库进行了综合和布局的IP核，通常以网表的形式提交客户使用。因此其在结构、面积和性能的安排上都已进行了优化。固核IP是介于软核和硬核之间的一个折中方案。

历史发展

在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘（photoplotter）的胶带。到了1970年代中期，开发人应尝试将整个设计过程自动化，而不仅仅满足于自动完成掩膜草图。第一个电路布局、布线工具研发成功。设计自动化研讨会（Design Automation Conference）在这一时期被创立，旨在促进电子设计自动化的发展。

电子设计自动化发展的下一个重要阶段以卡弗尔·米德（Carver Mead）和琳·康维于1980年发表的论文《超大规模集成电路系统导论》（Introduction to VLSI Systems）为标志。这一篇具有重大意义的论文提出了通过编程语言来进行芯片设计的新思想。如果这一想法得到实现，芯片设计的复杂程度可以得到显著提升。这主要得益于用来进行集成电路逻辑仿真、功能验证的工具的性能得到相当的改善。随着计算机仿真技术的发展，设计项目可以在构建实际硬件电路之前进行仿真，芯片布局、布线对人工设计的要求降低，而且软件错误率不断降低。直至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级（或称“后端”）物理设计的这种途径，仍然是数字集成电路设计的基础。

从1981年开始，电子设计自动化逐渐开始商业化。1984年的设计自动化会议（Design Automation Conference）上还举办了第一个以电子设计自动化为主题的销售展览。Gateway设计自动化在1986年推出了一种硬件描述语言 Verilog，这种语言在现在是最流行的高级抽象设计语言。1987年，在美国国防部的资助下，另一种硬件描述语言VHDL被创造出来。现代的电子设计自动化设计工具可以识别、读取不同类型的硬件描述。根据这些语言规范产生的各种仿真系统迅速被推出，使得设计人员可对设计的芯片进行直接仿真。后来，技术的发展更侧重于逻辑综合。

数字集成电路的设计都比较模块化（参见集成电路设计、设计收敛(Design closure)和设计流（Design flow (EDA)））。半导体器件制造工艺需要标准化的设计描述，高抽象级的描述将被编译为信息单元（cell）的形式。设计人员在进行逻辑设计时尚无需考虑信息单元的具体硬件工艺。利用特定的集成电路制造工艺来实现硬件电路，信息单元就会实施预定义的逻辑或其他电子功能。半导体硬件厂商大多会为它们制造的元件提供“元件库”，并提供相应的标准化仿真模型。相比数字的电子设计自动化工具，模拟系统的电子设计自动化工具大多并非模块化的，这是因为模拟电路的功能更加复杂，而且不同部分的相互影响较强，而且作用规律复杂，电子元件大多没有那么理想。Verilog AMS就是一种用于模拟电子设计的硬件描述语言。此文，设计人员可以使用硬件验证语言来完成项目的验证工作最新的发展趋势是将集描述语言、验证语言集成为一体，典型的例子有SystemVerilog。

随着集成电路规模的扩大、半导体技术的发展，电子设计自动化的重要性急剧增加。这些工具的使用者包括半导体器件制造中心的硬件技术人员，他们的工作是操作半导体器件制造设备并管理整个工作车间。一些以设计为主要业务的公司，也会使用电子设计自动化软件来评估制造部门是否能够适应新的设计任务。电子设计自动化工具还被用来将设计的功能导入到类似现场可编程逻辑门阵列的半定制可编程逻辑器件，或者生产全定制的专用集成电路。

2022年8月18日，针对美国商务部宣布对EDA软件工具等四项技术实施出口管制，中华人民共和国商务部新闻发言人束珏婷在商务部例行发布会上表示，滥用出口管制措施，背离公平竞争原则，违反国际经贸规则，必将阻碍国际科技交流和经贸合作，威胁全球产业链供应链安全稳定。

现况

现今数字电路非常模组化（参见集成电路设计、设计收敛、设计流程 (EDA)），产线最前端将设计流程标准化，把设计流程区分为许多“细胞”（cells），而暂不考虑技术，接着细胞则以特定的集成电路技术实现逻辑或其他电子功能。制造商通常会提供组件库（libraries of components），以及符合标准模拟工具的模拟模型给生产流程。模拟 EDA 工具较不模组化，因为它需要更多的功能，零件间需要更多的互动，而零件一般说较不理想。

在电子产业中，由于半导体产业的规模日益扩大，EDA 扮演越来越重要的角色。使用这项技术的厂商多是从事半导体器件制造的代工制造商，以及使用 EDA 模拟软件以评估生产情况的设计服务公司。EDA 工具也应用在现场可编程逻辑门阵列的程序设计上。

2019年，我国EDA市场规模约为5.8亿美元，仅占全球市场的5.6%。中国EDA厂商总营收不到4.2亿元，只占全球市场份额的0.6%。

对比

与传统CAD相比，EDA采用自顶向下的设计方法，EDA软件也具备与之相适应的设计环境，例如采用高级硬件描述语言、丰富的库支持和与工艺无关的设计输入方式等。EDA设计工具依靠标准的程序化模型或模型库的支持，使得所设计的电路具有仿真和进行各种分析的基本条件，且具有重复利用的功能，产生了所谓的IP核或IP芯核。而传统的CAD软件只是一种辅助作图工具，图形背后没有深层的物理含义。

设计方法

包括行为描述法、IP设计与复用技术、ASIC设计方法、SoC设计方法、软硬件协同设计方法等。

社会意义

EDA被誉为“芯片之母”，是电子设计的基石产业。拥有百亿美金的EDA市场构筑了整个电子产业的根基，可以说“谁掌握了EDA，谁就有了芯片领域的主导权。

”近年来，我国在多个领域面临关键核心技术“卡脖子”的危机，其中对芯片技术领域的制约尤为严重，尽快打破垄断、让芯片关键技术不再受制于人可谓刻不容缓。

对于我国来说，EDA芯片设计软件的国产化对于芯片领域的突破意义与光刻机制造同等重要。因此，中国团队拿下EDA全球冠军可以说为我国前沿科技领域研究注入了强心剂，极大程度上提振了我国突破技术封锁、实现高端芯片制造独立自主的信心。